Laporan Akhir 2 Modul 1




Laporan Akhir 2
(Percobaan 2)

1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]

A) IC XOR 4030

Spesifikasi:
  • Logic IC Type: XOR GATE
  • Sub Category: Gates
  • Load Capacitance (CL): 15.0  pF
  • Number of Terminals: 14
  • Operating Temperature-Min: -40.0  Cel
  • Operating Temperature-Max: 85.0  Cel
  • Package Body Material: PLASTIC/EPOXY
  • Package Code: DIP
  • Power Supplies (V): 3/15
  • Prop. Delay@Nom-Sup: 300.0  ns
  • Schmitt Trigger: NO
  • Technology: CMOS
  • Temperature Grade: INDUSTRIAL
  • CLASS: CMOS / CLEAR
B)  IC AND 4073
Spesifikasi :
Integrated Circuits (ICs)
NameCD4073 Triple 3-Input AND Gate
FamilyLogic
Series4000
Logic TypeCombinatorial
Mounting TypeSurface Mount
No. of Pins14


C) IC 4071 OR
Spesifikasi :
  • Pin 7 is the negative supply
  • Pin 14 is the positive supply
  • Pins 1&2, 5&6, 8&9, 12&13 are gate inputs
  • Pins 3, 4, 10, 11 are gate outputs

D)  Logicprobe atau LED

E) Power DC



F)  Switch (SW-SPDT)



3. Rangkaian Simulasi [Kembali]

Gambar Rangkaian Simulasi pada Modul De Lorenzo

Gambar Rangkaian Simulasi pada Proteus


 4. Prinsip Kerja Rangkaian [Kembali]

  • Rangkaian Sederhana 1

Pada rangkaian sederhana 1( ketika D=1, C=1, B=1, A=1), memiliki kondisi dimana tiap output yang dikeluarkan SPDT yang masuk pada masing-masing gerbang berlogika 1. Pada gerbang logika XOR tiap inputnya ialah berlogika 1 baik di kaki 1 B maupun di kaki 2 D maka pada outputnya bernilai 0, karena prinsip kerja dari gerbang logika XOR ini ialah ketika jumlah input berlogika 1 berjumlah ganjil (1,3,5,dst) maka outputnya berlogika 1, sebaliknya jika jumlah input berlogika 1 berjumlah genap (0,2,4,dst) maka outputnya berlogika 0. Selanjutnya pada gerbang AND, Pada kaki 1 yakni  A nilai input logikanya ialah logika 1 , pada kaki kedua yakni C, C nya disambung dengan gerbang NOT yang menyebabkan input pada kaki kedua yakni C logika 0, dan pada kaki 3 yakni D nilai input logikanya ialah logika 1. karena pada kaki input 2 C dipasang gerbang NOT, maka output yang dikeluarkan oleh gerbang AND adalah logika 0. Hal ini karena prinsip kerja gerbang AND ialah joutput yang dikeluarkan berlogika 1 jika semua nilai input berlogika 1 dan sebaliknya, output yang dikeluarkan berlogika 0 jika terdapat salah satu input memiliki masukan berlogika 0. Dengan output XOR dan AND sama-sama logika 0, maka input yang masuk ke gerbang OR adalah logikA 0 yang menyebabkan LED tidak menyala. Dan untuk variasi selanjutnya dapat kita lakukan

  • Rangkaian Sederhana 2

Pada rangkaian sederhana 2 (ketika D=1, C=1, B=1, A=1), memiliki kondisi dimana tiap output yang dikeluarkan SPDT yang masuk pada masing-masing gerbang berlogika 1. Pada gerbang logika XOR tiap inputnya ialah berlogika 1 baik di kaki 1 B maupun di kaki 1 D maka pada outputnya bernilai 0, karena prinsip kerja dari gerbang l`ogika XOR ini ialah ketika jumlah input berlogika 1 berjumlah ganjil (1,3,5,dst) maka outputnya berlogika 1, sebaliknya jika jumlah input berlogika 1 berjumlah genap (0,2,4,dst) maka outputnya berlogika 0. Selanjutnya pada gerbang AND, Pada kaki 1 yakni di A nilai input logikanya ialah logika 1, kaki 2 yakni di B nilai output logikanya logika 1, dan pada kaki 3 yakni di C nya disambung dengan gerbang NOT yang menyebabkan input pada kaki C logika 0. karena pada kaki input C dipasang gerbang NOT, maka output yang dikeluarkan oleh gerbang AND adalah logika 0. Hal ini karena prinsip kerja gerbang AND ialah output yang dikeluarkan berlogika 1 jika semua nilai input berlogika 1 dan sebaliknya, output yang dikeluarkan berlogika 0 jika terdapat salah satu input memiliki masukan berlogika 0. Dengan output XOR dan AND sama-sama logika 0, maka input yang masuk ke gerbang OR adalah logika 0 yang menyebabkan LED tidak menyala.begitu juga dengan variasi selanjutnya

yang membedakannya hanyalah peletakan gerbang notnya, dimana gerbang not pada percobaan 1 terletak di kaki 2 gerbang AND. Sedangkan gerbang not pada percobaan 2 terletak di kaki 3 gerbang AND.

5. Video Rangkaian [Kembali]



6. Analisa [Kembali]
    1. Buktikan percobaan 2 dengan menggunakan peta karnough
        
        Jawab : 
     F = AB'C'D + ABC'D + ABD' + A'BD' + A'B'C'D + A'B'CD + AB'CD
        = AB'C'D + ABC'D + ABD'(C+C') + A'BD'(C+C') + A'B'C'D + A'B'CD + AB'CD
        = AB'C'D + ABC'D + ABCD' + ABC'D' + A'BCD' + A'BC'D' + A'B'C'D + A'B'CD + AB'CD

        maka : 
        a) Suku Pertama : A'B'C'D + A'B'CD+ AB'C'D + AB'CD 
                                            = B'D(A'C'+AC) + B'D(A'C+AC')
                                            = B'D + B'D' = B'D
        b) Suku Kedua : A'BC'D' + ABC'D' + A'BCD' + ABCD'
                                               = BD'(A'C'+AC) + BD'(A'C+AC')
                                               = BD' + BD' = BD'
        c) Suku Ketiga : ABC'D + AB'C'D 
                                               = AC'D(B+B')
                                               = AC'D


         H = suku pertama + suku kedua + suku ketiga
               = B'D + BD' + AC'D

         
7. Link Download [Kembali]

Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)

  BAHAN PRESENTASI MATA KULIAH ELEKTRONIKA Nama: Vigo Danovan Saputra NIM: 2110951023 kelas: Elektronika C Dosen Pengampu ; Darwison,M.T Ref...

  • (tanpa judul)
      BAHAN PRESENTASI MATA KULIAH ELEKTRONIKA Nama: Vigo Danovan Saputra NIM: 2110951023 kelas: Elektronika C Dosen Pengampu ; Darwison,M.T Ref...