Laporan Akhir 1 Modul 4 (Percobaan 1)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

A. Alat dan Bahan (Modul De Lorenzo)

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

  1.  IC 74111

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

Tabel Kebanaran JK Flip Flop

  2. Power DC

    3. Switch (SW-SPDT)

    4.  Gerbang AND

Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.

Tabel 1.1 Tabel Kebenaran AND

    5.  Gerbang Not

Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

Tabel 1.3 Tabel Kebenaran Logika NOT

    6. Logicprobe atau LED

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada Rangkaian diatas terdapat 4 buah JK Flip Flop, dimana masing-masing kaki S dihubungkan ke Switch SPDT yang terpisah, masing-masing kaki R dihubungkan ke dalam satu Switch SPDT. Kaki J JK flip flop dihubungkan ke kaki Q' pada JK Flip Flop setelahnya, sedangkan Kaki K nya dihubungkan ke kaki Q pada JK Flip-Flop setelahnya. Kaki CLK masing-masing JK flip-flop dihubungkan ke dalam satu output gerbang AND, dimana kaki input gerbang AND yang satu dihubungkan ke Switch SPDT, sedangkan yang lain dihubungkan ke Clock. Logic Probe dihubungkan ke Q output tiap JK flip-flop.

• Untuk membuat kondisi Shift Register tipe Serial In Serial Out (SISO), Pada Switch B3-B6 = 0; B0,B2 = 1; B1= X; dimana B1 dijadikan input data. 
• Untuk membuat kondisi Shift Register tipe Serial In Pararel Out (SIPO), Pada Switch B3-B6 = 0; B1 = x; B0 = 1; B2 = 1 ke 0; dimana B1 dijadikan input data. pemindahan B2 dari 1 ke 0 dilakukan ketika memasukkan bit terakhir.  
• Pada Pararel In Serial Out (PISO), Pada Switch B3-B6 = X; B1 = 0; B0 = 1; B2 = 1; dimana B3-B6 dijadikan input. 
• Pada Pararel In Pararel Out (PIPO), Pada Switch B3-B6 = X; B0 = 1; B1 = 0; B2 = 0; dimana B3-B6 dijadikan input. 

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Analisa Output yang dihasilkan tiap tiap kondisi

Jawab :

Kondisi 1 (B0, B2 = 0; B3-B6 = 0, B1= X), Dimana B1 dijadikan input data, output yang dihasilkan akan keluar secara satu persatu karena pada kondisi 1 sendiri bekerja dengan prinsip SISO (Serial in Serial Out) dimana prinsip ini input akan masuk satu persatu dan akan keluar satu per satu.

Kondisi 2 (B3-B6 = 0; B1 = X; B0 = 1; B2 = ↓), Dimana B1 dijadikan input data, output yang dihasilkan akan keluar secara bersamaan atau secara paralel karena pada kondisi 2 ini akan bekerja dengan prinsip SIPO (Serial in Paralel Out) dimana input akan masuk secara satu persatu dan keluar bersamaan.

Kondisi 3 (B3-B6 = X; B1 = 0; B0,B2 = 1), Dimana B3-B6 dijadikan input data, output yang dihasilkan akan keluar secara satu persatu karena pada kondisi 3 sendiri bekerja dengan prinsip PISO (Paralel in Serial Out) dimana prinsip ini input akan masuk bersamaan dan akan keluar satu per satu.

Kondisi 4 (B3-B6 = X; B0 = 1; B1,B2 = 0), Dimana B3-B6 dijadikan input data, output yang dihasilkan akan keluar secara bersamaan atau secara paralel karena pada kondisi 4 ini akan bekerja dengan prinsip PIPO (Paralel in Paralel Out) dimana input akan masuk secara bersamaan dan keluar bersamaan.

2. Jika gerbang And pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan

Jawab :

Jika gerbang AND dihapus, maka sumber dari CLOCK akan terhubung langsung dengan JK flip flop. Sehingga akan sulit menentukan output yang dihasilkan, apakah serial out atau paralel out. Jika gerbang AND dihapus, maka CLOCKnya akan tetap dan keluaran yang dihasilkan juga tetap. Jika gerbang AND diberi inputan dengan logika 0, maka pada CLOCK menghasilkan keluaran yaitu paralel out sebab outputnya hanya 0. Sedangkan jika gerbang AND diberi inputan dengan logika 1, maka keluaran yang dihasilkan berupa serial out sebab kemungkinan outputnya berubah-ubah bisa 1 ke 0 ataupun 0 ke 1. Dengan demikian, gerbang AND berfungsi menentukan sifat dari keluarannya agar data yang didapatkan akurat. Oleh karena itu, dapat disimpulkan bahwa penghapusan gerbang AND akan menyebabkan tidak adanya SIPO, PISO, dan PIPO.

7. Link Download [Kembali]

• File HTML klik disini
• File Gambar Rangkaian klik disini
• File Datasheet IC 74111klik disini 
• File Datasheet Gerbang AND klik disini
• File Datasheet Gerbang NOT klik disini
• File Datasheet Switch klik disini
• File Video Percobaan klik disini